台積電於美國時間26日舉辦北美技術論壇，宣布2奈米製程在良率和元件效能進展良好，將如期於2025年量產，並推出新3奈米技術；其中，強化版3奈米（N3P）製程預計2024年下半年量產。
台積電北美技術論壇於美國加州聖塔克拉拉市舉行，共計超過1600名客戶及合作夥伴報名參與，為接下來幾個月陸續登場的全球技術論壇揭開序幕。現場也設置創新專區，展示18家新興客戶的創新技術。
台積電總裁魏哲家出席論壇，他說，客戶從未停止尋找新方法，利用晶片的力量為世界帶來令人驚歎的創新，並創造更美好的未來。憑藉著相同的精神，台積電也持續成長進步，加強並推進製程技術，提高效能、功耗效率及功能性，協助客戶在未來持續釋放更多的創新。
台積電會中揭示最新技術發展情況，包括2奈米製程技術進展、新3奈米製程技術、3DFabric先進封裝及矽晶堆疊的系統整合技術等。
台積電指出，2奈米製程技術開發進展良好。2奈米技術採用奈米片電晶體架構，在良率與元件效能上皆展現良好的進展，將如期於2025年量產。
相較於升級版3奈米(N3E)製程技術，2奈米在相同功耗下，速度最快將可增加15%；在相同速度下，功耗最多可降低30%，同時晶片密度增加逾15%。
隨著3奈米製程已進入量產，N3E製程預計於2023年量產，台積電進一步推出更多3奈米技術以滿足客戶多樣化的需求。
台積電表示，支援更佳功耗、效能與密度的強化版3奈米（N3P）預計於2024年下半年進入量產，相較於N3E製程，在相同功耗下，速度增快5%；在相同速度下，功耗降低5%至10%，晶片密度增加4%。
N3X製程是為高效能運算應用量身打造，著重於效能與最大時脈頻率，相較於N3P製程，在驅動電壓1.2伏特下，速度增快5%，並擁有相同的晶片密度提升幅度，預計於2025年進入量產。
為讓客戶能夠提早採用3奈米技術來設計汽車應用產品，以便於2025年及時採用屆時已全面通過汽車製程驗證的N3A製程，台積電預計2023年推出N3AE，提供以N3E為基礎的汽車製程設計套件（PDK）。
在互補式金屬氧化物半導體（CMOS）射頻技術，台積電新推出N4PRF，支援WiFi7射頻系統單晶片等數位密集型的射頻應用。相較於2021年推出的N6RF技術，N4PRF邏輯密度增加77%，且在相同速度下，功耗降低45%。
先進封裝方面，為了滿足高效能運算應用在單一封裝中置入更多處理器及記憶體的需求，台積電正在開發具有高達6個光罩尺寸（約5000平方毫米）重布線層（RDL）中介層的CoWoS解決方案，能夠容納12個高頻寬記憶體堆疊。
三維晶片堆疊部分，台積電推出SoIC-P，作為系統整合晶片（SoIC）解決方案的微凸塊版本，提供具有成本效益的方式來進行3D晶片堆疊，SoIC-P加上目前的SoIC-X無凸塊解決方案，將使台積電的3D IC技術更加完善。
有關設計支援，台積電推出開放式標準設計語言的最新版本3Dblox 1.5，旨在降低三維積體電路（3D IC）的設計門檻。3Dblox 1.5增加了自動凸塊合成的功能，協助晶片設計人員處理具有數千個凸塊的複雜大型晶片，可縮短數個月的設計時程。
（封面圖／翻攝自台積電網頁tsmc.com）
